চিত্র-১ এর P চিহ্নিত লজিক গেইটটি হলো NAND গেইট। এই গেইটটি একটি সর্বজনীন গেইট (Universal Gate) কারণ এর সাহায্যে সকল মৌলিক গেইট (NOT, AND, OR) এবং অন্যান্য যৌগিক গেইট (XOR, XNOR) তৈরি করা যায়।

একটি NAND গেইট দিয়ে NOT গেইট তৈরি করতে এর সকল ইনপুটকে একসাথে যুক্ত করতে হয়। AND গেইট তৈরি করতে একটি NAND গেইটের আউটপুটকে আরেকটি NAND গেইটের ইনপুটে দিয়ে NOT অপারেশন করা যায়। একইভাবে OR গেইট তৈরি করতে প্রতিটি ইনপুটকে প্রথমে NOT (NAND ব্যবহার করে) করে তারপর একটি NAND গেইটে দিলে OR অপারেশন পাওয়া যায়। এই ক্ষমতা থাকার কারণে NAND গেইটকে সর্বজনীন গেইট হিসেবে প্রমাণ করা যায়।

চিত্র-১ এ প্রদর্শিত লজিক সার্কিটটির আউটপুট F এর সরলীকৃত মান নির্ণয় করতে হলে প্রথমে প্রতিটি গেটের আউটপুট নির্ণয় করতে হবে।

    
• B ইনপুটটি একটি NOT গেট অতিক্রম করে B' হয়।
    
• B' এবং C ইনপুট একটি OR গেটে প্রবেশ করে, যার আউটপুট হলো \(B' + C\)।
    
• NAND গেট P-তে ইনপুট হিসেবে B এবং \(B' + C\) প্রবেশ করে। গেট P এর আউটপুট হবে:
  \(P = (B \cdot (B' + C))'\)
  \(P = (B \cdot B' + B \cdot C)'\)
  \(P = (0 + B \cdot C)'\)
  \(P = (B \cdot C)'\)
  \(P = B' + C'\) (ডি-মরগ্যান এর সূত্রানুযায়ী)
    
• XOR গেটে A এবং \(B' + C\) ইনপুট হিসেবে প্রবেশ করে, যার আউটপুট হলো \(A \oplus (B' + C)\)।
    
• সর্বশেষ, NOR গেট Q-তে ইনপুট হিসেবে \(A \oplus (B' + C)\) এবং \(P\) (যা \(B' + C'\) এর সমান) প্রবেশ করে। সুতরাং F এর প্রাথমিক মান হলো:
  \(F = ((A \oplus (B' + C)) + (B' + C'))'\)

এবার F এর প্রাপ্ত মানকে বুলিয়ান অ্যালজেব্রার সূত্র ব্যবহার করে সরলীকরণ করা যাক:

\(F = ((A \oplus (B' + C)) + (B' + C'))'\)

ভেতরের অংশটি সরল করি: \(S = (A \oplus (B' + C)) + (B' + C')\)

\(S = (A'(B' + C) + A(B' + C)') + (B' + C')\)

\(S = (A'B' + A'C + A(B'' \cdot C')) + B' + C'\) (ডি-মরগ্যান এর সূত্রানুযায়ী)

\(S = (A'B' + A'C + ABC') + B' + C'\)

পদগুলো পুনর্বিন্যাস করে শোষণ (Absorption) এবং পূরক (Complement) এর নীতি প্রয়োগ করি:

\(S = B' + C' + A'B' + A'C + ABC'\)

\(S = (B' + A'B') + (C' + ABC') + A'C\)

\(S = B' + C' + A'C\) (যেহেতু \(X + XY = X\), তাই \(B' + A'B' = B'\) এবং \(C' + ABC' = C'\))

এখন, সরলীকৃত \(S\) এর মান F এ বসিয়ে পাই:

\(F = (B' + C' + A'C)'\)

পুনরায় ডি-মরগ্যান এর সূত্র প্রয়োগ করে:

\(F = (B' + C')' \cdot (A'C)'\)

\(F = (B'' \cdot C'') \cdot ((A')' + C')\)

\(F = (B \cdot C) \cdot (A + C')\)

\(F = ABC + BCC'\)

\(F = ABC + B \cdot 0\) (যেহেতু \(CC' = 0\))

\(F = ABC\)

বুলিয়ান অ্যালজেব্রার সরলীকরণ প্রক্রিয়া লজিক সার্কিটের জটিলতা কমাতে এবং এর বাস্তবায়ন খরচ ও প্রয়োজনীয় গেটের সংখ্যা হ্রাস করতে সহায়তা করে। উপরোক্ত ধাপে চিত্র-১ এ প্রদর্শিত লজিক সার্কিটটিকে সরলীকরণ করে F এর মান ABC পাওয়া গেছে, যা শুধুমাত্র একটি 3-ইনপুট AND গেট ব্যবহার করে বাস্তবায়ন করা সম্ভব।

হ্যাঁ, চিত্র-১ এর Q চিহ্নিত লজিক গেটের সাহায্যে চিত্র-২ বাস্তবায়ন করা সম্ভব। এটি উচ্চতর দক্ষতার একটি বিশ্লেষণমূলক প্রশ্ন যা সার্বজনীন গেট (Universal Gate) এর ধারণার উপর ভিত্তি করে তৈরি।

চিত্র-১ এ Q চিহ্নিত গেটটি হলো একটি NOR গেট। NOR গেট একটি সার্বজনীন গেট (Universal Gate) কারণ এটি ব্যবহার করে অন্য যেকোনো মৌলিক লজিক গেট (যেমন: NOT, AND, OR গেট) তৈরি করা সম্ভব। সার্বজনীন গেট হলো এমন একটি লজিক গেট যা দিয়ে যেকোনো ডিজিটাল সার্কিট বা বুলিয়ান ফাংশন ডিজাইন করা যায়।

NOR গেট ব্যবহার করে মৌলিক গেটসমূহ তৈরির প্রক্রিয়া নিম্নরূপ:

    
• NOT গেট (নট গেট) তৈরি: একটি NOR গেটের দুটি ইনপুটকে একত্রে সংযুক্ত করে একটি ইনপুট (A) হিসেবে ব্যবহার করলে এর আউটপুট হবে A' (A নর A)।
    
• OR গেট (অর গেট) তৈরি: দুটি NOR গেট পর পর ব্যবহার করে OR গেট তৈরি করা যায়। প্রথম NOR গেট দিয়ে (A+B)' তৈরি হয়, এবং এর আউটপুটকে দ্বিতীয় NOR গেটের দুটি ইনপুট হিসেবে দিলে ((A+B)')' = A+B পাওয়া যায়।
    
• AND গেট (অ্যান্ড গেট) তৈরি: তিনটি NOR গেট ব্যবহার করে AND গেট তৈরি করা যায়। প্রথমে দুটি NOR গেটকে NOT গেট হিসেবে ব্যবহার করে A ও B কে A' ও B' তে রূপান্তর করা হয়। তারপর A' ও B' কে একটি NOR গেটের ইনপুট হিসেবে দিলে আউটপুট পাওয়া যায় (A'+B')', যা ডিমর্গানের সূত্র অনুযায়ী A.B এর সমান।

যেহেতু যেকোনো ডিজিটাল সার্কিট মৌলিক গেট (NOT, AND, OR) এর সমন্বয়ে গঠিত হয়, এবং NOR গেট দিয়ে এই সকল মৌলিক গেট তৈরি করা যায়, তাই চিত্র-২ এ প্রদর্শিত তিন ইনপুট ও দুই আউটপুট বিশিষ্ট যেকোনো সমবায়ী বর্তনী (Combinational Circuit) NOR গেট (Q) ব্যবহার করে বাস্তবায়ন করা সম্ভব। চিত্র-২ একটি সাধারণ ডিজিটাল সার্কিটকে নির্দেশ করে যার কার্যকারিতা মৌলিক গেট ব্যবহার করে প্রকাশ করা যায়, সুতরাং Q (NOR) গেট দ্বারা তা বাস্তবায়ন করা যাবে।